## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-157674

(P2003-157674A)

特許業務法人池内・佐藤アンドパートナー

テーマコード(参考)

(43)公開日 平成15年5月30日(2003.5.30)

(51) Int.Cl.' G 1 1 C G 0 1 R	31/28	設別記号		G 1 1 C 29/00 11/34			671M 2G132 354F 5L106 353F 5M024		
G11C	31/3185 11/401 11/406	審查請	<b>Ř</b> 有	請求項	で数11 	OL	363Z 362H (全20頁)	最終頁に続く	
(21)出願番号		特願2001-354302(P2001-354302)	(71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地					a orth Lot.	
(22)出顧日		平成13年11月20日(2001.11.20)	(72	2)発明者	折笠 大阪府	憲一	大字門真1000		
			(7:	2) 発明者			<b>i大字門真100</b>	6番地松下電器	


最終頁に続く

#### 半導体配憶装置 (54) 【発明の名称】

## (57)【要約】

【課題】 高速・高精度にビット線のプリチャージを行 うことが可能な半導体記憶装置を提供する。

【解決手段】 複数のメモリセルが接続されたビット線 対と、ビット線対を第1の電圧にプリチャージするため の複数のプリチャージ回路と、プリチャージ回路にプリ チャージ電圧を供給するビット線プリチャージ電圧発生 装置とを備える。ビット線プリチャージ電圧発生装置 は、第1の電圧を発生してプリチャージ回路に供給する プリチャージ電圧発生回路4200と、第1のキャパシ タ200と、第1のキャパシタを充電する充電手段20 1と、第1のキャパシタとプリチャージ回路との接続・ 切断を制御するトランスファーゲート回路(202、2 03、204)とを具備する。トランスファーゲート回 路は、ビット線のプリチャージ時に第1のキャパシタと プリチャージ回路とを接続するように制御される。



産業株式会社内

(74)代理人 110000040

200 第1のキャパシタ 201 第1のPチャネルトランジスタ 202 第2のPチャネルトランジスタ 203 第1のNチャネルトランジスタ 203 第10インパータ 205 パッファインパータ CPND 電荷書様ノード AP, NAP, ACP トランスファゲート検続信号

1

## 【特許請求の範囲】

【請求項1】 複数のメモリセルと、前記メモリセルが接続されたビット線対と、第1の制御信号に応じて前記ビット線対を第1の電圧にプリチャージするための複数のプリチャージ回路と、前記プリチャージ回路にプリチャージ用の電圧を供給するビット線プリチャージ電圧発生装置とを備え、ビット線のイコライズ電圧と前記第1の電圧が異なる半導体記憶装置であって、

前記ビット線プリチャージ電圧発生装置は、前記第1の 電圧を発生して前記プリチャージ回路に供給するプリチャージ電圧発生回路と、第1のキャパシタと、前記第1 のキャパシタを充電する充電手段と、前記第1のキャパ シタと前記プリチャージ回路との接続・切断を制御する トランスファーゲート回路と、前記充電手段と前記トランスファーゲート回路を制御する第1の制御回路とを具備し、

前記第1の制御回路は、前記ビット線のプリチャージ時 に前記第1のキャパシタと前記プリチャージ回路とを接 続するように前記トランスファーゲート回路を制御する ことを特徴とする半導体記憶装置。

【請求項2】 前記プリチャージ電圧発生回路は、第2の電圧を発生する基準電圧発生装置と、前記第1の電圧を前記第2の電圧と等しい電圧に駆動するドライバー回路とを備え、前記ドライバー回路の出力と、前記プリチャージ回路とが接続されていることを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記第1のキャパシタはソース・ドレインが接地された第1のMOSトランジスタで構成され、前記充電手段はゲートが第2の制御信号に、ソースが第1の外部電源に、ドレインが前記第1のMOSトランジスタのゲートに接続された第1のPチャネルMOSトランジスタで構成され、前記トランスファーゲート回路は、ゲートに第2の制御信号が入力され、ソースを前記第1のMOSトランジスタのゲートに、ドレインをプリチャージ回路に接続された第1のNチャネルMOSトランジスタと、入力に前記第2の制御信号が供給される第1のインバータと、ゲートに前記第1のインバータの出力が入力され、ソースを前記第1のMOSトランジスタのゲートに、ドレインを前記プリチャージ回路に接続された第2のPチャネルMOSトランジスタで構成された40ことを特徴とする請求項1に記載の半導体記憶装置。

【請求項4】 前記第1の制御回路は、前記第1の制御信号が、前記プリチャージ回路を活性化する電圧にされてから第1の遅延時間の後に前記第2の制御信号を第1の電圧レベルに制御し、さらに第2の遅延時間の後に、前記第2の制御信号を第1の電圧レベルと逆相の電圧に制御することを特徴とする請求項1に記載の半導体記憶装置。

【請求項5】 第1の外部電源電圧と前記第2の電圧との差を第1の電圧差とし、前記ピット線対の各電圧の平

均の電圧と前記第2の電圧との差を第2の電圧差とし、同時にプリチャージする前記ビット線対の総静電容量を第1の静電容量とするとき、前記第1のキャパシタの静電容量は、前記第1の電圧差に対する前記第2の電圧差の比に前記第1の静電容量を乗じた第2の静電容量に等しいことを特徴とする請求項2に記載の半導体記憶装置。

2

【請求項6】 第1の外部電源電圧と前記第2の電圧との差を第1の電圧差とし、前記ビット線対の各電圧の平均の電圧と前記第2の電圧との差を第2の電圧差とし、同時にプリチャージする前記ビット線対の総静電容量を第1の静電容量とするとき、前記第1のキャパシタの静電容量は、前記第1の電圧差に対する前記第2の電圧差の比に前記第1の静電容量を乗じた第2の静電容量の約50%から80%の値であることを特徴とする請求項2に記載の半導体記憶装置。

【請求項7】 前記複数のメモリセルのデータを、リフレッシュ制御信号に応じてリフレッシュするための機能を有し、リフレッシュ動作時には、通常動作より多くの前記ビット線対を活性化するように構成され、前記第1の制御回路は前記リフレッシュ制御信号がリフレッシュ動作時を示すレベルの時のみに、前記第1の制御信号に応じて前記トランスファーゲート回路を開放することを特徴とする請求項1に記載の半導体記憶装置。

【請求項8】 テスト信号が入力されることによりテストモードに入る機能を有し、前記テストモードでない場合には、前記第1の制御信号に応じて前記トランスファーゲート回路を開放し、前記テストモードの場合には、前記ドライバー回路が停止し、前記ドライバー回路の出力がハイインピーダンスとなり、前記トランスファーゲート回路を閉じていることを特徴とする請求項1に記載の半導体記憶装置。

【請求項9】 前記プリチャージ電圧発生回路は、前記複数のプリチャージ回路のうち、最遠部近傍に配置された前記プリチャージ回路に供給される前記第1の電圧を前記第2の電圧と比較し、その比較結果に基づいて、最近部近傍に配置された前記プリチャージ回路に供給される前記第1の電圧を駆動することを特徴とする請求項2に記載の半導体記憶装置。

40 【請求項10】 前記複数のメモリセルは複数のメモリアレイブロックに区分され、各々の前記メモリアレイブロックは、前記第1の制御信号によって同時に駆動される前記複数のプリチャージ回路に接続された前記複数のメモリセルを含み、前記メモリアレイブロックごとにノイズキャンセラーが配置され、前記ノイズキャンセラーは、第2のインバータと、第2のキャパシタで構成され、前記第1の制御信号が前記第2のインバータに入力され、前記第2のインバータの出力が、前記第2のキャパシタの1端子に入力され、前記第2のキャパシタの別 端子に、前記プリチャージ用の電圧が供給されることを

-2-

特徴とする請求項1に記載の半導体記憶装置。

【請求項11】 複数のメモリセルと、前記メモリセルが接続されたビット線対と、第1の制御信号に応じて前記ビット線対を第1の電圧にプリチャージするための複数のプリチャージ回路と、前記プリチャージ回路にプリチャージ用の電圧を供給するビット線プリチャージ電圧発生装置とを備え、ビット線のイコライズ電圧と前記第1の電圧が異なり、さらに第3の制御信号に応じて同時に活性化させる前記ビット線対の数を変更する機能を有する半導体記憶装置であって、

前記ビット線プリチャージ電圧発生装置は、前記第1の 電圧を発生して前記プリチャージ回路に供給するプリチャージ電圧発生回路と、複数のキャパシタ制御回路と、 前記複数のキャパシタ制御回路を制御する第2の制御回 路とを具備し、

各々の前記キャパシタ制御回路は、第3のキャパシタと、前記第3のキャパシタを充電する充電手段と、前記第3のキャパシタと前記プリチャージ回路との接続・切断を制御するトランスファーゲート回路から構成され、前記第2の制御回路は、前記第3の制御信号に応じて、制御する前記複数のキャパシタ制御回路の数を変更する機能を具備することを特徴とする半導体記憶装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、半導体記憶装置、特に、DRAM (ダイナミック・ランダム・アクセスメモリ) において、ビット線のプリチャージ電位が、ビット線対の電位の中間電位と異なる場合に、プリチャージ動作を高速に行なうことが可能なビット線プリチャージ電圧発生装置を備えた半導体記憶装置に関する。

#### [0002]

【従来の技術】従来のビット線プリチャージ電圧発生装 置が搭載される、半導体記憶装置の回路構成および動作 について図面を参照しながら説明する。

【0003】図19は、一般的なDRAM5000の機能ブロック図を示す。4000はメモリアレイ、4001はメモリアレイ、4001はメモリアレイプロック、4002は電源ブロック、4003はロウコントローラ、4005は制御回路、4006はI/Oバッファーである。

【0004】メモリアレイ4000は、複数のメモリアレイブロック4001を含む。各メモリアレイブロック4001には、電源ブロック4002よりビット線プリチャージ電圧VBPおよび、メモリセルプレート電圧VCP等のメモリアレイ4000に必要な電圧が供給される。各メモリアレイブロック4001は、ロウコントローラ4003より入力される、ビット線プリチャージ信号NEQ、センスアンプ起動信号SAN、SAP、およびワード線駆動信号WL[63:0]により制御される。また、各メモリアレイブロック4001には、カラ

ムコントローラー4004が接続される。

【0005】ロウコントローラ4004には制御回路4005より、アクセスコントロール信号SE、ロウアドレス信号RADが入力される。カラムコントローラー4004には制御回路4005より、ライトイネーブル信号WEN、カラムアドレス信号CADが入力される。

【0006】制御回路4005には外部クロック信号C LK、ロウアドレスストローブ信号NRAS、カラムア ドレスストローブ信号NCAS、ライト制御信号NW 10 E、アドレスADDR、リフレッシュ制御信号REFが 入力される。

【0007】カラムコントローラー4004は、I/O バッファー4006に接続される。I/Oバッファー4 006には、データ入力信号DIが入力され、データ出 力信号DOを出力する。

【0008】図20は、メモリアレイブロック4001の回路図を示す。4100はメモリセル、4101はセンスアンプ、4102はプリチャージ回路、BL[n](n=0、1、・・・)はビット線、/BL[n](n20=0、1、・・・)は、BL[n]と対となるビット線である。メモリセル4100は、Pチャネルトランジスタである1つのアクセストランジスタ4103とキャパシタ4104で構成される。アクセストランジスタ4103は、ソースがビット線BL[n]または、/BL[n]に、ドレインがキャパシタ4104に、ゲートがワード線駆動信号WL[n]線に接続される。キャパシタ4104の他方のノードは、メモリセルプレート電圧VCPに接続される。

【0009】センスアンプ4101は一般的なクロスカップル方式のセンスアンプであり、対となるビット線BL[n]、/BL[n]に接続される。センスアンプ4101は、センスアンプ起動信号SAN、SAPで制御される。プリチャージ回路4102は、3つのPチャネルトランジスタ、すなわち、ソースがビット線BL[n]に、ドレインがビット線/BL[n]に、ゲート

がビット線プリチャージ信号NEQ線に接続されるトランジスタと、ソースがビット線BL [n] に、ドレインがビット線プリチャージ電圧VBPに、ゲートがビット線プリチャージ信号NEQ線に接続されるトランジスタ と、ソースがビット線プリチャージ電圧VBPに、ドレインがビット線/BL [n] に、ゲートがビット線プリチャージ信号NEQ線に接続されるトランジスタで構成される。

【0010】図21は、ビット線プリチャージ電圧VBPの電源配線ネットの図を示す。メモリセルアレイ4000上には、複数配置されるメモリアレイブロック4001内に配置される、プリチャージ回路4102にビット線プリチャージ電圧VBPを供給するためのビット線プリチャージ電源配線VBP[n]が配置される。ビット線プリチャージ電源配線VBP[n]は、プリチャー

50

ジ電圧発生回路4200に近い側から、VBP[0]、 VBP[1]、・・・・VBP[n]とする。ピット線 プリチャージ電源配線VBP[n]は、各メモリアレイ ブロック4001の上層の配線層でカラム方向に配置さ れる(図上では実線で示される)。各ビット線プリチャ ージ電源配線VBP [n] はインピーダンスを下げるた めに、それぞれロウ方向に金属配線で接続される(図上 では破線で示される)。このようにメッシュ状に配置さ れ、またできるだけ太い配線が使用される。ビット線プ リチャージ電源配線VBP [0] は、プリチャージ電圧 10 発生回路4200に接続される。

【0011】図22は、従来のプリチャージ電圧発生回 路4200の回路構成を示す。4300は基準電圧発生 回路、4301はオペアンプ、4302はPチャネルト ランジスタである。VBPREFはビット線プリチャー ジ基準電圧、VOUTはビット線プリチャージ保持電 圧、PENはドライバーイネーブル信号である。基準電 圧発生回路4300は、ビット線プリチャージ基準電圧 VBPREFおよびビット線プリチャージ保持電圧VO UTを発生する構成である。ビット線プリチャージ基準 電圧VBPREFはオペアンプ4301の一入力に、ビ ット線プリチャージ保持電圧VOUTは、ビット線プリ チャージ電源配線VBP [0] に接続される。オペアン プ4301の+入力にはビット線プリチャージ電源配線 VBP [0] が接続され、出力はドライバーイネーブル 信号PENであり、Pチャネルトランジスタ4302の ゲートに入力される。Pチャネルトランジスタ4302 のソースはVDDに、ドレインはビット線プリチャージ 電源配線VBP [0] に接続される。

【0012】図23は、基準電圧発生回路4300の回 30 路図を示す。4400は抵抗(抵抗値R1)、4401 は抵抗(抵抗値R2)である。回路構成は一般的な1/ 2VDD発生回路であり、例えば超LSIメモリ(伊藤 清男著、培風館)に詳しく説明されているので詳細な説 明は省略する。出力段は、ビット線プリチャージ基準電 圧VBPREF発生用、およびビット線プリチャージ保 持電圧VOUT用に2つ用意される。出力される電圧 は、VOUT=VBPREF=R2/(R1+R2)× VDDとなる。R1およびR2の値としては、この回路 を構成するトランジスタのオン抵抗よりも十分に大きい 抵抗値が用いられる。

【0013】オペアンプ4301は、図24に示すよう な一般的なカレントミラー負荷型差動オペアンプ回路で ある。AMPENは差動アンプ制御信号である。差動入 カとして一入力にビット線プリチャージ基準電圧VBP REFが、+入力にビット線プリチャージ電源配線VB P [0] が接続される。出力はドライバーイネーブル信 号PENである。差動アンプ制御信号AMPRENがV DDレベルの場合にはオペアンプ4301は動作状態 で、VSSレベルの場合にはオペアンプ4301は停止 50

状態となり、消費電流を減らすことができる。本回路は 一般的に知られている回路であり、その他詳しい動作原 理は省略する。

【0014】図25は、このDRAMの動作タイミング および内部電圧タイミングを示す。ここではリード動作 のみが示される。非動作状態(スタンバイ状態)では全 てのワード線WL[n]はハイレベルであり、全てのア クセストランジスタ4103はオフ状態であり、キャパ シタ4104には任意の電圧が保持されている。またビ ット線プリチャージ信号NEQはローレベルで、全ての プリチャージ回路4102は動作状態であり、全てのビ ット線BL [n]、/BL [n] はビット線プリチャー ジ電圧VBPにチャージされている。

【0015】外部クロック信号CLKの立ち上がりエッ ジで、ロウアドレスストローブ信号NRASをローレベ ルにし、アドレスADDRとしてロウアドレスを入力す ることで、ワード線選択動作が開始される。ワード線選 択動作が開始されると、入力されたロウアドレスで決ま る任意のメモリアレイブロック4001に入力されるビ ット線プリチャージ信号NEQがハイレベルにされる。 ビット線プリチャージ信号NEQがハイレベルにされる と、当該プリチャージ回路4102は停止する。また、 差動アンプ制御信号AMPRENがハイレベルにされ、 オペアンプが活性化され、プリチャージ動作に備えられ

【0016】その後、入力されたロウアドレスで決まる 任意のワード線WL [n] 1本がローレベル (VSS) にされ、接続された複数のメモリセル4100がオン状 態となり、キャパシタ4104に保持されている電圧 が、接続されたビット線BL[n]もしくは/BL [n] に読み出される。その後、センスアンプ起動信号 SANがローレベル (VSS) にSAPがハイレベル (VDD) にされ、センスアンプ4101は活性化状態 となる。センスアンプ4101が活性化状態とされる と、ビット線BL [n] もしくは/BL [n] に読み出 された任意の電位に基づいて、ビット線BL [n]、/ BL [n] がハイレベル (VDD) もしくはローレベル (VSS) にチャージされる。

【0017】ここで、読み出されたメモリセル4100 が接続されたワード線WL [n] はローレベル (VS S) とされているので、接続されたビット線BL [n]、/BL [n] の電位がキャパシタ4104に再 書き込みされる。アクセストランジスタ4103はPチ ャネルトランジスタであるため、ローレベルとしてはV tp (VtpはPチャネルトランジスタのしきい値電 圧)の電位が、ハイレベルとしてはVDDが書き込まれ る。すなわち、キャパシタ4104に書き込まれる電位 として、ハイレベルの場合はVDDが、ローレベルの場 合はV t p が書き込まれる。ハイレベル読み出し、ロー レベル読み出しの電位を共に最適なマージンで読み出す

ためには、ビット線プリチャージ電圧VBPは、その中間の値である1/2 (VDD+Vtp) が最適となる。 【0018】その後、外部クロック信号CLKの立ち上がりエッジに同期してカラムアドレスストローブ信号NCASをローレベルにし、アドレスADDRとしてカラムアドレスを入力することで、カラムコントローラー4004が活性化され、データがデータ出力信号DOとして出力される。

【0019】その後、外部クロック信号CLKの立ち上がりエッジに同期して、ロウアドレスストローブ信号NRAS、カラムアドレスストローブ信号NCASをハイレベルにすることで、プリチャージ動作が開始される。プリチャージ動作が開始されると、ローレベルとなっていたワード線WL[n]がハイレベルにされ、アクセストランジスタ4103がオフし、キャパシタ4104に電荷が保持される。その後次の読み出し動作に備えるために、ビット線プリチャージ信号NEQがローレベルにされ、プリチャージ回路4102が活性化される。

【0020】プリチャージ回路4102が活性化されると、センスアンプ4101により電位をVDD、VSSにされていたビット線BL [n]、/BL [n] の電位がイコライズされ、1/2VDDの電位にチャージされようとする。プリチャージ回路4102は同時に、ビット線BL [n]、/BL [n] を対応するビット線プリチャージ電源配線VBP [n] に接続し、ビット線プリチャージ電圧VBPにチャージしようとする。

【0021】図26は、従来の構成によるビット線プリチャージ電源配線VBP[n]の、プリチャージ回路4102の活性時における動作を示す。前述のようにビット線プリチャージ信号NEQがローレベルにされ、プリチャージ回路4102が活性化されると、活性化されていたビット線BL[n]、/BL[n]が、ビット線プリチャージ電源配線VBP[n]に接続されるが、その際に電流が消費され、電圧降下が発生する。ビット線プリチャージ電源配線VBP[n]と、ビット線プリチャージ電源配線VBP[n]と、ビット線プリチャージ電源配線VBP[n]と、ビット線プリチャージ電源配線VBP[0]は、インピーダンスを下げるようにメッシュ状に接続されているが、電圧の伝達は数ns程度の遅れを生じる。

【0022】ビット線プリチャージ電源配線VBP

[0]は、プリチャージ電圧発生回路4200に接続されており、ビット線プリチャージ電源配線VBP[0]がビット線プリチャージ基準電圧VBPREFより低い電圧になった時点で、オペアンプ4301の出力であるドライバーイネーブル信号PENがローレベル方向に下がり、Pチャネルトランジスタ4302がオンになり、ビット線プリチャージ電源配線VBP[0]にハイレベル電圧が供給され、ビット線プリチャージ電源配線VBP[0]が、ビット線プリチャージ電源配線VBP[0]が、ビット線プリチャージ基準電圧VBPREFより高い電圧になった時点で、オペアンプ4301の出力であるドライバーイ

ネーブル信号PENがハイレベル方向に上がり、Pチャネルトランジスタ4302がオフになる。

【0023】 Pチャネルトランジスタ4302が電流能力を必要とし、比較的大きなサイズ(W=50μm以上)が用いられるため、ドライバーイネーブル信号PENは、ビット線プリチャージ基準電圧VBPREFの関係に対して遅れを生じ、図に示すようにPチャネルトランジスタ4302の流す電流 i a も遅れを生ずる。

## 10 [0024]

【発明が解決しようとする課題】次の読み出し動作の際に安定して読み出すためには、ビット線BL [n]、/BL [n]の電圧を所定の範囲内に収める必要があるが、従来のビット線プリチャージ電圧発生装置4200では、オペアンプ4301の動作が遅く、プリチャージ動作を高速化することが困難であり、問題である。オペアンプ4301の消費電流を増加させることで、プリチャージ動作を高速化することは可能となるが、消費電力の増加が問題となる。

【0025】本発明は、ビット線のプリチャージ動作を 高速・高精度に行なうことを可能とした半導体記憶装置 を提供することを目的とする。

### [0026]

【課題を解決するための手段】本発明の半導体記憶装置 は、複数のメモリセルと、前記メモリセルが接続された ビット線対と、第1の制御信号に応じて前記ビット線対 を第1の電圧にプリチャージするための複数のプリチャ ージ回路と、前記プリチャージ回路にプリチャージ用の 電圧を供給するビット線プリチャージ電圧発生装置とを 備え、ビット線のイコライズ電圧と前記第1の電圧が異 30 なる。前記ビット線プリチャージ電圧発生装置は、前記 第1の電圧を発生して前記プリチャージ回路に供給する プリチャージ電圧発生回路と、第1のキャパシタと、前 記第1のキャパシタを充電する充電手段と、前記第1の キャパシタと前記プリチャージ回路との接続・切断を制 御するトランスファーゲート回路と、前記充電手段と前 記トランスファーゲート回路を制御する第1の制御回路 とを具備する。前記第1の制御回路は、前記ビット線の プリチャージ時に前記第1のキャパシタと前記プリチャ ージ回路とを接続するように前記トランスファーゲート 回路を制御する。

【0027】この構成によれば、プリチャージ動作時に 第1のキャパシタの電荷を放出することにより、ビット 線のプリチャージ動作を高速に行なうことができる。

【0028】上記構成において、前記プリチャージ電圧 発生回路は、第2の電圧を発生する基準電圧発生装置 と、前記第1の電圧を前記第2の電圧と等しい電圧に駆 動するドライバー回路とを備え、前記ドライバー回路の 出力と、前記プリチャージ回路とが接続されている構成 50 とすることができる。 【0029】また、上記構成において好ましくは、前記第1のキャバシタはソース・ドレインが接地された第1のMOSトランジスタで構成され、前記充電手段はゲートが第2の制御信号に、ソースが第1の外部電源に、ドレインが前記第1のMOSトランジスタのゲートに接続された第1のPチャネルMOSトランジスタで構成され、前記トランスファーゲート回路は、ゲートに第2の制御信号が入力され、ソースを前記第1のMOSトランジスタのゲートに、ドレインをプリチャージ回路に接続された第1のNチャネルMOSトランジスタと、入力に前記第2の制御信号が供給される第1のインバータと、ゲートに前記第1のMOSトランジスタのゲートに、ドレインを前記第1のMOSトランジスタのゲートに、ドレインを前記プリチャージ回路に接続された第2のPチャネルMOSトランジスタで構成される。

【0030】それにより、最小の回路構成で高速にビット線のプリチャージ動作を高速に行なうことができる。

【0031】また、前記第1の制御回路は、前記第1の制御信号が、前記プリチャージ回路を活性化する電圧にされてから第1の遅延時間の後に前記第2の制御信号を第1の電圧レベルに制御し、さらに第2の遅延時間の後に、前記第2の制御信号を第1の電圧レベルと逆相の電圧に制御する構成とすることができる。

【0032】この構成によれば、ドライバー回路が活性 化された後に、第1のキャパシタより電流が供給される ため、ビット線のプリチャージ動作を高速に行なうこと ができる。

【0033】また、第1の外部電源電圧と前記第2の電圧との差を第1の電圧差とし、前記ビット線対の各電圧の平均の電圧と前記第2の電圧との差を第2の電圧差とし、同時にプリチャージする前記ビット線対の総静電容量を第1の静電容量とするとき、前記第1のキャパシタの静電容量は、前記第1の電圧差に対する前記第2の電圧差の比に前記第1の静電容量を乗じた第2の静電容量に等しい構成とすることができる。

【0034】また好ましくは、第1の外部電源電圧と前記第2の電圧との差を第1の電圧差とし、前記ビット線対の各電圧の平均の電圧と前記第2の電圧との差を第2の電圧差とし、同時にプリチャージする前記ビット線対の総静電容量を第1の静電容量とするとき、前記第1のキャパシタの静電容量は、前記第1の電圧差に対する前記第2の電圧差の比に前記第1の静電容量を乗じた第2の静電容量の約50%から80%の値である構成とする。

【0035】それにより、第1のキャパシタの放電による第1の電圧の上昇と、ドライバー回路からの上昇による電圧の上昇による電圧の過上昇を防ぎ、高精度にビット線のプリチャージ動作を高速に行なうことができる。 【0036】また、上記構成において、前記複数のメモリセルのデータを、リフレッシュ制御信号に応じてリフ レッシュするための機能を有し、リフレッシュ動作時には、通常動作より多くの前記ビット線対を活性化するように構成され、前記第1の制御回路は前記リフレッシュ制御信号がリフレッシュ動作時を示すレベルの時のみに、前記第1の制御信号に応じて前記トランスファーゲート回路を開放する構成とすることができる。

【0037】この構成によれば、リフレッシュ動作時に ビット線のプリチャージ動作を高速に行なうことができ る。また、第1のキャパシタの静電容量をリフレッシュ 動作時のみに必要な大きさとすることが可能となり、回 路面積を削減でき、回路構成を単純化することが可能と なる。

【0038】また、上記構成において、テスト信号が入力されることによりテストモードに入る機能を有し、前記テストモードでない場合には、前記第1の制御信号に応じて前記トランスファーゲート回路を開放し、前記テストモードの場合には、前記ドライバー回路が停止し、前記ドライバー回路の出力がハイインピーダンスとなり、前記トランスファーゲート回路を閉じている構成とすることができる。

【0039】この構成によれば、例えば検査時など、外部よりビット線のプリチャージ動作を印加し、動作のマージン等の確認を行なう際に、容易に、所望の電圧を実現することが可能となる。

【0040】また、前記プリチャージ電圧発生回路は、前記複数のプリチャージ回路のうち、最遠部近傍に配置された前記プリチャージ回路に供給される前記第1の電圧を前記第2の電圧と比較し、その比較結果に基づいて、最近部近傍に配置された前記プリチャージ回路に供給される前記第1の電圧を駆動する構成とすることができる。

【0041】この構成によれば、供給されるメモリアレイ全体に対して、ビット線プリチャージ電圧発生装置より遠いメモリアレイに対しても、比較的高速にビット線のプリチャージ動作を行なうことができる。

【0042】また、前記複数のメモリセルは複数のメモリアレイブロックに区分され、各々の前記メモリアレイブロックは、前記第1の制御信号によって同時に駆動される前記複数のプリチャージ回路に接続された前記複数のメモリセルを含み、前記メモリアレイブロックごとにノイズキャンセラーが配置され、前記ノイズキャンセラーは、第2のインバータと、第2のキャパシタで構成され、前記第1の制御信号が前記第2のインバータに入力され、前記第2のインバータの出力が、前記第2のキャパシタの別端子に入力され、前記第2のキャパシタの別端子に、前記プリチャージ用の電圧が供給される構成とすることができる。

【0043】この構成によれば、第1の制御信号による、ビット線のプリチャージ電圧へのカップリングノイ 50 ズの影響を相殺することが可能となり、高精度・高速に

30

ビット線のプリチャージ動作を行なうことができる。 【0044】また、本発明の他の構成の半導体記憶装置 は、複数のメモリセルと、前記メモリセルが接続された ビット線対と、第1の制御信号に応じて前記ビット線対 を第1の電圧にプリチャージするための複数のプリチャ ージ回路と、前記プリチャージ回路にプリチャージ用の 電圧を供給するビット線プリチャージ電圧発生装置とを 備え、ビット線のイコライズ電圧と前記第1の電圧が異 なり、さらに第3の制御信号に応じて同時に活性化させ る前記ビット線対の数を変更する機能を有する。前記ビ 10 ット線プリチャージ電圧発生装置は、前記第1の電圧を 発生して前記プリチャージ回路に供給するプリチャージ 電圧発生回路と、複数のキャパシタ制御回路と、前記複 数のキャパシタ制御回路を制御する第2の制御回路とを 具備する。各々の前記キャパシタ制御回路は、第3のキ ャパシタと、前記第3のキャパシタを充電する充電手段 と、前記第3のキャパシタと前記プリチャージ回路との 接続・切断を制御するトランスファーゲート回路から構 成される。前記第2の制御回路は、前記第3の制御信号 に応じて、制御する前記複数のキャパシタ制御回路の数 を変更する機能を具備する。

【0045】この構成によれば、第2の制御信号により、活性化ブロックを変更可能な半導体記憶装置において、活性化ブロックの大きさによらず高速にビット線のプリチャージ動作を行なうことが可能となり、最適なビット線プリチャージ電圧発生装置を提供することが可能となる。

## [0046]

【発明の実施の形態】(第1の実施形態)図1は、本発明の第1の実施形態におけるビット線プリチャージ電圧発生装置が搭載された半導体記憶装置の回路ブロック図を示す。メモリアレイ4000、電源ブロック4002、プリチャージ電圧発生回路4200、およびビット線プリチャージ電源配線VBP[n]は、従来例の構成と同じである。半導体記憶装置の機能ブロック構成は、図19に示した従来の構成と同様である。また、メモリアレイ4000を構成するメモリアレイブロック4001(図19参照)の回路構成も、図20に示した従来の構成と同様である。

【0047】100はビット線プリチャージ電圧発生装置である。ビット線プリチャージ電圧発生装置100内には、従来と同じ構成のプリチャージ電圧発生回路4200に加えて、チャージタンク回路101、および充放電制御回路102が含まれる。ビット線プリチャージ電源圧発生装置100は、ビット線プリチャージ電源配線VBP[n]のうち、もっとも近接するビット線プリチャージ電源配線VBP[0]に接続される。

【0048】図2は、プリチャージ電圧発生回路4200、およびチャージタンク回路101の回路図を示す。 チャージタンク回路101は、第1のキャパシタ20 0、第1のPチャネルトランジスタ201、第2のPチャネルトランジスタ202、第1のNチャネルトランジスタ203、第1のインバータ204、バッファインバータ205から構成される。CPNDは電荷蓄積ノード、AP、NAP、ACPはトランスファゲート接続信号を示す。プリチャージ電圧発生回路4200の回路構成は、従来例の構成と同じである。

【0049】第1のキャパシタ200の1端子は、第1のPチャネルトランジスタ201、第2のPチャネルトランジスタ203のドレインに接続され、他方の端子は接地される。第1のキャパシタ200の静電容量Ccapd、同時にプリチャージされるビット線BL[n]、/BL[n]の総容量をCblとしたときに、ビット線BL[n]、/BL[n]の電位をビット線プリチャージ基準電圧VBPREFまでチャージするのに必要な電荷と等しくなる(VBPREF-1/2VDD)×Cblを蓄積できるような大きさが必要となる。動作時にはオペアンプ4301により供給される電荷分を考慮し、静電容量Ccap<(VBPREF-1/2VDD)/(VDD-VBPREF)×Cblが用いられる。

【0050】第1のPチャネルトランジスタ201のゲートにはトランスファゲート接続信号APが入力され、ソースは外部電源VDDに接続される。第2のPチャネルトランジスタ202のゲートにはトランスファゲート接続信号NAPが入力され、ソースはビット線プリチャージ電源配線VBP[0]に接続される。第1のNチャネルトランジスタ203のゲートにはトランスファゲート接続信号APが入力され、ソースはビット線プリチャージ電源配線VBP[0]に接続される。第1のインバータ204の入力にはトランスファゲート接続信号APが供給され、出力はトランスファゲート接続信号NAPを構成する。バッファインバータ205は、偶数段のインバータの直列接続で構成され、入力にはトランスファゲート接続信号APを構成する。出力はトランスファゲート接続信号APを構成する。

【0051】図3は、充放電制御回路102の回路図を示す。300は第1の遅延素子、301は第2の遅延素子、302は第2のインバータ、303は第1のNOR素子である。第1の遅延素子300の遅延時間はで1であり、入力はビット線プリチャージ信号NEQ、出力は第2の遅延素子301、第1のNOR素子303に入力される。第2のインバータ302の入力に接続される。第2のインバータ302の出力は第1のNOR素子303に入力され、第1のNOR素子303の出力はトランスファゲート接続信号ACPとなる。

【0052】図4は、ビット線プリチャージ電圧発生装置100のプリチャージ動作時における動作タイミン が、および主要ノードの電圧を示す。この図を参照しな

13

がら動作の説明を行なう。本発明によるビット線プリチャージ電圧発生装置が搭載される半導体記憶装置の動作 タイミングは、図25に示されるものと同じである。

【0053】ビット線プリチャージ信号NEQがローレベルにされ、プリチャージ回路4102(図20参照)が活性化されると、センスアンプ4101により電位をVDD、VSSにされていたビット線BL[n]、/BL[n]の電位がイコライズされ、1/2VDDの電位にチャージされようとする。プリチャージ回路4102は同時に、ビット線BL[n]、/BL[n]を対応するビット線プリチャージ電源配線VBP[n]に接続し、ビット線プリチャージ電圧VBPにチャージしようとする。その際に電流が消費され、電圧降下が発生する。

【0054】ビット線プリチャージ電源配線VBP
[n] に電圧降下が発生すると、メッシュ状に接続される配線を通して、ビット線プリチャージ電源配線VBP
[0] にも電圧降下が伝達される。それを検知してオペアンプ4301が活性化するが、Pチャネルトランジスタ4302の流す電流iaが大きくなるまでには時間を要する。

【0055】ビット線プリチャージ信号NEQがハイレベルの場合には、トランスファゲート接続信号APはローレベルで、第2のPチャネルトランジスタ202、第1のNチャネルトランジスタ203はオフであり、また第1のPチャネルトランジスタ201はオンであり、電荷蓄積ノードCPNDはハイレベルにチャージされており、第1のキャパシタ200には電荷が蓄積されている。

【0056】ビット線プリチャージ信号NEQがローレ 30 ベルにされると、第1の遅延素子300で決まる遅延時間 10後にトランスファゲート接続信号APはハイレベルとなり、第1のPチャネルトランジスタ201はオフとなり、第2のPチャネルトランジスタ202、第1のNチャネルトランジスタ203がオンする。これにより、第1のキャパシタ200と、ビット線プリチャージ電源配線VBP[0]が電気的に接続されて、電流ibが流れる。電荷蓄積ノードCPNDにはハイレベルが接続されており、電流ibにより、ビット線プリチャージ電源配線VBP[0]は急速に電圧レベルが上昇する。【0057】レベルの上昇を受けてオペアンプ4301はPチャネルトランジスタ4302をオフする方向に動作を変えるが、流す電流iaが小さくなるまでには時間を要する。

【0058】その後、第2の遅延素子301で決まる遅延時間τ2の後にトランスファゲート接続信号APがローレベルとなり、第2のPチャネルトランジスタ202、第1のNチャネルトランジスタ203がオフし、また第1のPチャネルトランジスタ201がオンし、電荷蓄積ノードCPNDはハイレベルにチャージされ、次の

プリチャージ動作に備えられる。

【0059】以上のように、本実施形態によれば、ビット線BL[n]、/BL[n]をハイレベルにプリチャージする際に、動作の遅れを生じるオペアンプ4301に、第1のキャパシタ200に蓄積された電荷を放電する機能を追加することで、急速に、プリチャージ動作を終了することが可能となり、半導体記憶装置の動作を高速に行なうことが可能となる。

【0060】(第2の実施形態) 図5は、本発明の第2の実施形態におけるビット線プリチャージ電圧発生装置が搭載された半導体記憶装置500の機能ブロック図を示す。従来の半導体記憶装置に関して説明した要素と同様の要素については、同一の参照番号を付して説明を省略する。501は制御回路、502はロウコントローラ、503は電源ブロックである。REFENは、リフレッシュ動作イネーブル信号である。以下の記載においては、従来と異なる部分を中心として説明する。

【0061】制御回路501には、外部クロック信号CLK、ロウアドレスストローブ信号NRAS、カラムアドレスストローブ信号NCAS、ライト制御信号NWE、アドレスADDR、リフレッシュ制御信号REFが入力される。制御信号501から出力されるリフレッシュ動作イネーブル信号REFENが、ロウコントローラ502、電源ブロック503に入力される。

【0062】図6は、本実施形態によるビット線プリチ ャージ電圧発生装置が搭載された半導体記憶装置のノー マル動作及びリフレッシュ動作時において、それぞれ活 性されるメモリアレイプロック4001の状態を示す。 リフレッシュ動作イネーブル信号REFENがローレベ ルの場合にはノーマル動作となり、図6(a)に示すよ うに、ロウコントローラ502からは、1つのメモリア レイプロック4001に対してビット線プリチャージ信 号NEQ、センスアンプ起動信号SAN、SAP、ワー ド線駆動信号WL [63:0] が出力される。リフレッ シュ動作イネーブル信号REFENがハイレベルの場合 にはリフレッシュ動作となり、図6(b)に示すよう に、ロウコントローラ502からは、複数のメモリアレ イブロック4001に対してビット線プリチャージ信号 NEQ、センスアンプ起動信号SAN、SAP、ワード 40 線駆動信号WL [63:0] が出力される。

【0063】図7に、本実施形態における半導体記憶装置の回路プロック図を示す。メモリアレイ4000、電源プロック4002、プリチャージ電圧発生回路4200、ビット線プリチャージ電源配線VBP[n]は、従来例の構成と同じである。また、メモリアレイブロック4001の回路構成も、図20に示した従来の構成と同様である。第1の実施形態における要素と同一の参照符号が付された要素は、同一の構成を有する。700は充放電制御回路である。

50 【0064】本実施形態の構成が第1の実施形態と異な

る点は、充放電制御回路700の構成、およびチャージ タンク回路101内に配置される第1のキャパシタ20 0(図 2参照)の静電容量Ccapが、リフレッシュ時 に活性化されるビット線対の総容量に応じて最適化され ていて多いということである。

【0065】図8に、本実施形態における充放電制御回 路700の回路図を示す。102は、第1の実施形態に おける充放電制御回路と同一の回路構成プロックを示 し、800は第1のAND素子である。第1の実施形態 における充放電制御回路102の出力は、第1のAND 素子800に入力される。第1のAND素子800の他 の入力にはリフレッシュ動作イネーブル信号REFEN が入力され、出力はトランスファーゲート接続信号AC

【0066】図9に、本実施形態における半導体記憶装 置の、ノーマル動作及びリフレッシュ動作時のタイミン グ図を示す。

【0067】ノーマル動作時は第1の実施形態と同一で あるが、リフレッシュ制御信号REFはハイレベルとさ れる。リフレッシュ制御信号REFがハイレベルとされ るとリフレッシュ動作イネーブル信号REFENがロー レベルとされる。リフレッシュ動作イネーブル信号RE FENがローレベルであると、充放電制御回路700の 出力、すなわち第1のAND素子800の出力であるト ランスファゲート接続信号ACPはローレベルとなる。 従って、トランスファゲート接続信号APはローレベル 固定となり、第1のキャパシタ200に蓄積される電荷 の放電が行なわれない。

【0068】リフレッシュ制御信号REFが外部クロッ ク信号CLKの立ち上がりエッジでローレベルにされる と、リフレッシュ動作イネーブル信号REFENがハイ レベルとされ、内部リフレッシュカウンター等で決まる ロウアドレスに対応する複数のメモリアレイプロック 4 001に接続されるビット線プリチャージ信号NEQが ハイレベルにされる。所定の期間後、ビット線プリチャ ージ信号NEQがローレベルにされると、トランスファ ゲート接続信号APがハイレベルとなる。それにより、 第1のキャパシタ200に蓄積される電荷の放電が行わ れ、髙速にビット線プリチャージ動作が行なわれる。更 に第2の遅延素子301で決まる遅延時間τ2の後に、 トランスファゲート接続信号APがローレベルとなり、 第1のキャパシタ200に電荷が蓄積される。

【0069】以上のように、本実施形態によれば、リフ レッシュ動作時に第1のキャパシタ200に蓄積された 電荷を放電する機能を追加することにより、ノーマル動 作より多くのビット線BL[n]、/BL[n]をハイ レベルにプリチャージする際に、急速にプリチャージ動 作を終了することが可能となり、半導体記憶装置のプリ チャージ動作を髙速に行なうことが可能となる。

3の実施形態における半導体記憶装置1000の回路ブ ロック図を示す。従来例あるいは第1の実施形態と同一 の参照符号が付された要素は、同一の構成を有する。 P TESTはビット線プリチャージ電源テスト信号、10 01は制御回路、1002は電源ブロック、1003は ビット線プリチャージ電圧発生装置、1004は充放電 制御回路、1005は外部パッドである。

【0071】電源ブロック1002内には、ビット線プ リチャージ電圧発生装置1003が配置され、ビット線 プリチャージ電圧発生装置1003は、充放電制御回路 1004、チャージタンク回路101、プリチャージ電 圧発生回路4200で構成される。制御回路1001に は、ビット線プリチャージ電源テスト信号PTESTが 入力され、さらにビット線プリチャージ電源テスト信号 PTESTは充放電制御回路1004に入力される。外 部パッド1005が、ビット線プリチャージ電圧VBP に接続されている。

【0072】図11は充放電制御回路1004の回路図 を示す。102は実施形態1と同じ充放電制御回路、1 100は第3のインバータ、1101は第2のAND素 子である。充放電制御回路102の出力が第2のAND **秦子1101に入力され、ビット線プリチャージ電源テ** スト信号PTESTが、第3のインバータ1100に入 力される。第3のインバータ1100の出力は、差動ア ンプ制御信号AMPENとして供給されるとともに、第 2のAND素子1101に入力される。第2のAND素 子1101の出力は、トランスファゲート接続信号AC Pとなる。

【0073】以上のように構成された半導体記憶装置1 000の動作を説明する。ビット線プリチャージ電源テ スト信号PTESTがローレベルの場合にはノーマル動 作であり、第1の実施形態と同様の動作を行なうことが 可能となる。またビット線プリチャージ電源テスト信号 PTESTがハイレベルの場合には、差動アンプ制御信 号AMPENはローレベルとなり、オペアンプ4301 は停止し、トランスファゲート接続信号ACPはローレ ベル固定となり、ビット線プリチャージ電圧VBPへの 電流供給は行なわれない。

【0074】以上のように本実施形態に拠れば、ビット 線プリチャージ電源テスト信号PTESTをハイレベル にすることで、ビット線プリチャージ電圧VBPへの電 流供給が行なわれなくなり、外部パッド1005から例 えばプロービング検査などで任意の電圧を印加すること が可能となり、例えば、動作マージン評価等を行なうこ とが可能となる。

【0075】 (第4の実施形態) 図12は、本発明の第 4の実施形態における半導体記憶装置の回路ブロック図 を示す。従来例あるいは上記の実施形態と同一の参照符 号が付された要素は、同一の構成を有する。 1200は 【0070】(第3の実施形態)図10は、本発明の第 50 ビット線プリチャージ電圧発生装置、1201はプリチ

ャージ電圧発生回路である。ビット線プリチャージ電圧 発生装置1200は、プリチャージ電圧発生回路120 1、チャージタンク回路101、充放電制御回路102 で構成される。ビット線プリチャージ電圧発生装置12 00には、ビット線プリチャージ電源配線VBP[n] が接続される。

【0076】図13は、本実施形態によるプリチャージ電圧発生回路1201、チャージタンク回路101の回路図を示す。チャージタンク回路101の回路構成は第1の実施形態と同一である。プリチャージ電圧発生回路1201は、従来例におけるプリチャージ電圧発生回路4200に対して、オペアンプ4301の+入力にビット線プリチャージ電源配線VBP[0]が接続されている代わりに、ビット線プリチャージ電源配線VBP[n]が接続されている点が異なる。

【0077】以上のような構成とすることで、ビット線プリチャージ電源配線VBP [0] からビット線プリチャージ電源配線VBP [n] の間のインピーダンスが存在するが、ビット線プリチャージ電源配線VBP [n] に接続されるメモリアレイブロック4001が活性化した場合でも、高速にプリチャージ動作を行なうことが可能となる。またビット線プリチャージ電源配線VBP

[0] に接続されるメモリアレイブロック4001が活性化した場合には、オペアンプ4301の検知までに時間を要するが、電圧降下が電源回路近傍に発生することから、プリチャージ動作に問題となるような遅れを生じない。従ってメモリアレイ4000全体で高速にプリチャージ動作を行なうことができる。

【0078】 (第5の実施形態) 図14は、本発明の第5の実施形態における半導体記憶装置1400の回路ブ 30ロック図を示す。従来例あるいは上記の実施形態と同一の参照符号が付された要素は、同一の構成を有する。1401はノイズキャンセル回路である。

【0079】ノイズキャンセル回路1401は、メモリアレイ4000内に配置され、メモリアレイブロック4001内を通過するビット線プリチャージ信号NEQに結合される。

【0080】図15は、ノイズキャンセル回路140 1、およびメモリアレイブロック4001の回路図を示 す。1500は第4のインバーター、1501は第2の キャパシタである。メモリアレイブロック4001の回 路構成は従来例と同一である。

【0081】第4のインバーター1500の入力にはビット線プリチャージ信号NEQが入力され、出力は第2のキャパシタ1501に接続される。第2のキャパシタ1501の他方の端子は、ビット線プリチャージ電源配線VBP[n]に接続される。第2のキャパシタ1501の静電容量は、ビット線プリチャージ信号NEQと、ビット線プリチャージ電源配線VBP[n]との間にトランジスタを介して存在する寄生容量と同一の静電容量50

とされる。

【0082】ビット線プリチャージ信号NEQをハイレベルもしくはローレベルに駆動する際に、トランジスタを介して存在する寄生容量を介してビット線プリチャージ電源VBP[n]にノイズが発生するが、本構成によれば、そのノイズを第2のキャパシタ1501のカップリング容量によりキャンセルすることができる。従ってビット線のプリチャージをより精度よく行なうことができる。

10 【0083】 (第6の実施形態) 図16は、本発明の第6の実施形態における半導体記憶装置1600の回路プロック図を示す。従来例あるいは上記の実施形態と同一の参照符号が付された要素は、同一の構成を有する。1601は制御回路、1602は電源プロック、1603はビット線プリチャージ電圧発生装置、101Bは第2のチャージタンク回路、1604はロウコントローラ、1605はカラムコントローラである。

【0084】制御回路1601には、外部クロック信号 CLK、ロウアドレスストローブ信号NRAS、カラム アドレスストローブ信号NCAS、ライト制御信号NW E、アドレスADDR、リフレッシュ制御信号REF、 およびページ長制御信号PGMDが入力される。制御回 路1601より出力される内部ページモード制御信号 I PGは、カラムコントローラ1605、ロウコントロー ラ1604、ビット線プリチャージ電圧発生装置160 3に入力される。

【0085】図17は、本実施形態における半導体記憶 装置の活性化ブロックの選択の説明図である。図17

- (a) に示すように、内部ページモード制御信号 I P G がローレベルの場合には、ロウコントローラ 1 6 0 4 より、1 つのメモリアレイブロック 4 0 0 1 に対してビット線プリチャージ信号NEQ、センスアンブ起動信号S A N、S A P、ワード線駆動信号W L [63:0] が出力される。図 1 7 (b) に示すように、内部ページモード制御信号 I P G がハイレベルの場合には、2 つのメモリアレイブロック 4 0 0 1 に対して、それぞれのビット線プリチャージ信号NEQ、センスアンプ起動信号S A N、S A P、ワード線駆動信号W L [63:0] が出力される。
- 【0086】図18は、本実施形態におけるビット線プリチャージ電圧発生装置1603のプロック図を示す。
  1800は第3のAND素子である。プリチャージ電圧発生回路4200の出力、チャージタンク回路101の出力、および第2のチャージタンク回路101Bの出力は、ビット線プリチャージ電源配線VBP[0]に接続される。第2のチャージタンク回路101Bの回路構成は、図2に示したチャージタンク回路101と同一である。チャージタンク回路101B内に配置される第1のキャパシタ20の静電容量は、それぞれが1つのメモリアレイブロ

ック4001内に配置されるビット線BL [n]、/B L [n] を充電するのに必要な静電容量とされる。

【0087】チャージタンク回路101内のバッファインバータ205には、充放電制御回路102から出力されるトランスファゲート接続信号ACPが入力される。第2のチャージタンク回路101B内のバッファインバータ205には、第3のAND素子1800の出力が入力される。第3のAND素子1800には、内部ページモード制御信号IPG、および充放電制御回路102から出力されるトランスファゲート接続信号ACPが入力される。

【0088】上記構成の動作を説明する。内部ページモ ード制御信号IPGがローレベルの場合には、ビット線 プリチャージ信号NEQがローレベルにされ、プリチャ ージ動作が開始されると、活性化されている1つのメモ リアレイプロック4001内に配置されたビット線BL [n]、/BL[n]がプリチャージされる。その際、 チャージタンク回路101のみが動作し、第2のチャー ジタンク回路101Bは停止している。内部ページモー ド制御信号 IPGがハイレベルの場合には、ビット線プ 20 リチャージ信号NEQがローレベルにされ、プリチャー ジ動作が開始されると、活性化されている2つのメモリ アレイブロック4001内に配置されるビット線BL [n]、/BL[n]がプリチャージされる。その際に は、チャージタンク回路101が動作するとともに、第 3のAND素子1800の出力がハイレベルとなり第2 のチャージタンク回路101Bが動作する。

【0089】本構成によれは、同時に活性化されるメモリアレイブロック4001の数が異なる場合にも、それぞれ高速にプリチャージ動作を行なうことが可能となり、動作を高速化できる。

## [0090]

【発明の効果】本発明によれば、従来のオペアンプのみによるビット線プリチャージ電圧発生装置に、キャパシタから放電を行なうチャージタンク回路を設けることにより、ビット線のプリチャージ動作を高速・高精度に行なうことが可能となり、半導体記憶装置の回路動作を高速化することが可能となる。

## 【図面の簡単な説明】

【図1】 本発明の第1の実施形態における半導体記憶 40 装置の回路ブロック図

【図2】 第1の実施形態におけるプリチャージ電圧発 生回路およびチャージタンク回路の回路図

【図3】 第1の実施形態における充放電制御回路の回路図

【図4】 第1の実施形態におけるプリチャージ動作時 の動作タイミング、および主要ノードの電圧を示す図

【図5】 第2の実施形態における半導体記憶装置の機能プロック図

【図6】 第2の実施形態における半導体記憶装置のノ

ーマル動作及びリフレッシュ動作時に活性化されるメモ リアレイブロックの構成図

【図7】 第2の実施形態における半導体記憶装置の回路プロック図

【図8】 第2の実施形態における充放電制御回路の回路図

【図9】 第2の実施形態における半導体記憶装置のノ ーマル動作及びリフレッシュ動作時のタイミング図

【図10】 第3の実施形態における半導体記憶装置の 回路ブロック図

【図11】 第3の実施形態における充放電制御回路の 回路図

【図12】 第4の実施形態における半導体記憶装置の 回路ブロック図

【図13】 第4の実施形態におけるプリチャージ電圧 発生回路およびチャージタンク回路の回路図

【図14】 第5の実施形態における半導体記憶装置の 回路プロック図

【図15】 第5の実施形態におけるノイズキャンセル 回路およびメモリアレイブロックの回路図

【図16】 第6の実施形態における半導体記憶装置の 回路ブロック図

【図17】 第6の実施形態における半導体記憶装置の 活性化ブロック選択の説明図

【図18】 第6の実施形態におけるビット線プリチャージ電圧発生装置のブロック図

【図19】 従来の一般的なDRAMの機能ブロック図

【図20】 従来のメモリアレイブロックの回路図

【図21】 従来のビット線プリチャージ電圧の電源配

30 線ネットを示す図

【図22】 従来のプリチャージ電圧発生回路の回路図

【図23】 従来の基準電圧発生回路の回路図

【図24】 従来のオペアンプの回路図

【図25】 従来のDRAMの動作タイミングおよび内 部電圧タイミングのタイミング図

【図26】 従来のビット線プリチャージ電源配線の電 圧と、プリチャージ回路の活性時の電流を示す図 【符号の説明】

100 ビット線プリチャージ電圧発生装置

10 101 チャージタンク回路

1018 第2のチャージタンク回路

102 充放電制御回路

200 第1のキャパシタ

201 第1のPチャネルトランジスタ

202 第2のPチャネルトランジスタ

203 第1のNチャネルトランジスタ

204 第1のインバータ

205 バッファインバータ

300 第1の遅延素子

50 301 第2の遅延素子

3	o	2	第	2	のイ	ンバータ
---	---	---	---	---	----	------

303 第1のNOR素子

500 半導体記憶装置

501 制御回路

502 ロウコントローラ

503 電源プロック

700 充放電制御回路

800 第1のAND素子

1000 半導体記憶装置

1001 制御回路

1002 電源ブロック

1003 ビット線プリチャージ電圧発生装置

1004 充放電制御回路

1005 外部パッド

1100 第3のインバータ

1101 第2のAND素子

1200 ビット線プリチャージ電圧発生装置

1201 プリチャージ電圧発生回路

1400 半導体記憶装置

1401 ノイズキャンセル回路

1500 第4のインバータ

1501 第2のキャパシタ

1600 半導体記憶装置

1601 制御回路

1602 電源ブロック

1603 ビット線プリチャージ電圧発生装置

1604 ロウコントローラ

1605 カラムコントローラ

1800 第3のAND素子

4000 メモリアレイ

4001 メモリアレイブロック

4002 電源プロック

4003 ロウコントローラ

4004 カラムデコーダー

4005 制御回路

4006 I/Oバッファー

4100 メモリセル

4101 センスアンプ

4102 プリチャージ回路

4103 アクセストランジスタ

4104 キャパシタ

4200 プリチャージ電圧発生回路

4300 基準電圧発生回路

4301 オペアンプ

4302 Pチャネルトランジスタ

10 4400、4401 抵抗

5000 DRAM

AMPEN 差動アンプ制御信号

AP、NAP、ACP トランスファゲート接続信号

22

BL[n]、/BL[n] ビット線

カラムアドレス信号 CAD

外部クロック信号 CLK

CPND 電荷蓄積ノード

DI データ入力信号

DO データ出力信号

20 IPG 内部ページモード制御信号

NCAS カラムアドレスストローブ信号

NRAS ロウアドレスストローブ信号

ライト制御信号 NWE

PEN ドライバーイネーブル信号

PGMD ページ長制御信号

PTEST ビット線プリチャージ電源テスト信号

ロウアドレス信号 RAD

リフレッシュ制御信号 REF

REFEN リフレッシュ動作イネーブル信号

SE アクセスコントロール信号

VBP ビット線プリチャージ電圧

VBP[n] ビット線プリチャージ電源配線


VBPREF ビット線プリチャージ基準電圧

VCP メモリセルプレート電圧

VOUT ビット線プリチャージ保持電圧

ライトイネーブル信号 WEN


【図3】




300 第1の遅延素子 301 第2の選延業子

302 第2のインパ 303 第1のNOR素子

[図24]



AMPEN 差動アンプ制御信号




100 ピット線プリチャージ電圧発生装置 101 チャージタンク回路 102 充放電射御回路 4200 プリチャージ電圧発生回路 VBP[n] ピット線プリチャージ電源配線


VBPREF 基準電圧 発生回路 ►VBP(0) 4300 VOUT <u>/101</u> CPND 205 200 第1のキャパシタ 201 第1のPチャネルトランジスタ 202 第2のPチャネルトランジスタ 203 第1のNチャネルトランジスタ 204 第1のインパータ 205 パッファインパータ CPND 電荷審積ノード AP、NAP、ACP トランスファゲート接続信号


【図2】

【図4】











[図5]




【図18】 【図7】 4200 4000 4002 101B VBP[0] NEQ 101~ 1800 IPG -ACP EQ · VÉP0 ÝBP(n-1) 1800 第3のAND素子 700 充放電制御回路

【図8】




800 第1のAND素子


[図9]




[図10]



[図11]









1200 ビット線プリチャージ電圧発生装置 1201 プリチャージ電圧発生回路

【図13】





【図14】




【図17】 【図15】 1501 (a) 1500 1401 VBP[n] ロウコントローラ VBP **₹**1604 4100 ,4103 4000 (b) BL[1] /BL[0] BL[0] SAP WL(0) WL(1) ロウコントローラ IPG = H 4001 **₹**1604 1500 第4のインパータ 1501 第2のキャパシタ

【図16】






| (図21) | (図22) | (U22) | (U



[図26]



フロントページの続き

		am DUSCI 및	FI		テーマコード(参考)
(51) Int. Cl. 7		識別記号	G11C	11/34	3 7 1 A
G11C	11/409 29/00	6 7 1	G01R		В
			_		W

(72) 発明者 廣瀬 雅庸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2G132 AA08 AK15 AK16 AL00 5L106 AA01 DD11 EE02 5M024 AA23 AA50 BB15 BB29 BB35 BB39 BB40 CC63 CC65 EE30 FF08 FF20 FF23 HH11 LL01 MM04 MM10 PP01 PP02 PP03 PP07